```
1/5/1
 DIALOG(R) File 351: Derwent WPI
  (c) 2003 Thomson Derwent. All rts. reserv.
Y 012425673
              **Image available**
 WPI Acc No: 1999-231781/199920
 XRPX Acc No: N99-171734
   External data storage apparatus
 Patent Assignee: SONY CORP (SONY )
 Inventor: FUSE H; SASSA A
 Number of Countries: 031 Number of Patents: 010
 Patent Family:
                                                     Date
                                                              Week
 Patent No
               Kind
                      Date
                              Applicat No
                                              Kind
                A1 19990421
                              EP 98118439
                                                   19980929
                                                             199920
 EP 910020
                                              · A
 AU 9887138
                    19990422
                             AU 9887138
                                              A
                                                   19980929
                Α
                                                   19970930
 JP 11110141
                Α
                    19990423
                             JP 97267177
                                              Α
 CN 1220424
                Α
                    19990623 CN 98125817
                                              Α
                                                   19980930
                                                            199943
                                                   19980925
 SG 71848
                Al 20000418 SG 983896
                                              Α
                                                             200027
                                                   19980930
                    19990426 KR 9841922
                                                             200028
 KR 99030334
                Α
                                              Α
                В1
                    20011211 US 98162332
                                              Α
                                                   19980928
                                                             200204
 US 6330634
                B1 20021120
                              EP 98118439
                                              Α
                                                   19980929
                                                             200277
 EP 910020
 AU 753121
                В
                    20021010
                              AU 9887138
                                              Α
                                                   19980929
                                                             200279
 DE 69809527
                E
                    20030102 DE 609527
                                                   19980929
                                              Α
                                                             200310
                               EP 98118439
                                              А
                                                   19980929
 Priority Applications (No Type Date): JP 97267177 A 19970930
 Patent Details:
                                      Filing Notes
 Patent No Kind Lan Pg
                          Main IPC
 EP 910020
               A1 E 30 G06F-011/14
    Designated States (Regional): AL AT BE CH CY DE DK ES FI FR GB GR IE IT
    LI LT LU LV MC MK NL PT RO SE SI
 AU 9887138
               Α
                        G06F-009/445
 JP 11110141
               Ά
                     23 G06F-003/06
 CN 1220424
               Α
                        G06F-012/00
                        G06F-003/06
 SG 71848
               A1
 KR 99030334
               Α
                        G06F-012/00
 US 6330634
               В1
                        G06F-012/00
 EP 910020
               B1 E
                        G06F-011/14
    Designated States (Regional): DE FR NL
 AU 753121
                        G06F-009/445 Previous Publ. patent AU 9887138
               В
                                      Based on patent EP 910020
 DE 69809527
               E
                        G06F-011/14
 Abstract (Basic): EP 910020 A1
         NOVELTY - Boot data is stored in a number of different blocks, and
     an identification number indicating whether boot data in each block in
     which boot data has been stored, is new or old is stored in each of the
     blocks.
         DETAILED DESCRIPTION - Data is erased in units of predetermined
     blocks, and one block incorporates a block in which boot data which is
     first read when the external storage apparatus is booted up and stored.
     Boot data is stored in each of the blocks in which boot data has been
     stored. An identification number indicating whether boot data stored in
     each block in which boot data has been stored is old or new, is stored
     in each of the blocks. An INDEPENDENT CLAIM is included for; a data
     processing method with which boot data is read when an external memory,
     arranged to erase data in units of predetermined blocks, is booted up
     and stored in the external memory.
```

USE - External storage unit with function to erase data of predetermined blocks, and processing data stored in external storage. ADVANTAGE - Prevents occurrence of error when boot data is read. DESCRIPTION OF DRAWING(S) - The drawing shows the structure of a memory card to which the invention is applied. External storage apparatus (2) Controller (11) Flash memory unit (12)

Interface sequencer (13) Flash memory interface sequencer (14)

Page buffer (15)

Error correction circuit (16) Command generator (17)

pp; 30 DwgNo 2/12 Title Terms: EXTERNAL; DATA; STORAGE; APPARATUS

Derwent Class: T01; U21 International Patent Class (Main): G06F-003/06; G06F-009/445; G06F-011/14;

G06F-012/00

International Patent Class (Additional): G06F-001/24; G06F-003/08;

G06F-012/08; G11C-016/00; G11C-016/02

File Segment: EPI

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(11) 공개번호 특2000-0040430 (51) Int. Cl. 6 (43) 공개일자 2000년07월05일 H04L 12/16 (21) 출원번호 10-1998-0056063 (22) 출원일자 1998년 12월 18일 (71) 출원인 엘지전자 주식회사 후 仄 두 서울특별시 영등포구 여의도동 20번지 (72) 발명자 남차희 경기도 의왕시 삼동 134-23 삼신아파트 1동 317호 (74) 대리인 박장원 심사청구 : 있음

(54) 프로그램 갱신 방법 및 장치

요약

본 발명은 프로그램 갱신 방법 및 장치에 관한 것으로 특히, 사본 시스템 초기화 코드의 영역을 고정적으로 지정할 수 있도록 하는 회로를 구비하여 프로그램 갱신시 정전등으로 인한 시스템 오동작 및 동작물능 상태를 제거할 수 있도록 함으로써 마스터 코드는 물론 시스템 초기화 코드도 원격지로부터 안전하게 최신, 버전으로 갱선할 수입도록 함에 목적이 있다. 이러한 목적의 본 발명은 시스템의 동작 제어를 위한 프로그램을 저장하기 위한 플래시 메모리(230)와, 시스템의 동작에 따른 연산 데이터를 저장하기 위한 시스템 메모리(240)와, 시스템의 전체 동작을 제어하는 씨피유(CPU)(210)와, 원격지 서버와 통신하기 위한 네트워크 인터페이스부(250)와, 상기 씨피유(210)와 상기 플래시 메모리(230), 시스템의 대체 트 신호를 제공하며 원본 시스템 초기화 코드가 정상적으로 동작하지 않은 경우 시스템을 리세트시키는 리세트 로직(280)과, 상기 플래시 메모리(230)의 어드레스 영역을 지정하며 원본 시스템 초기화 코드가 정상적으로 실행되었는지 판단하여 실행되지 않은 경우 사본 시스템 초기화 코드를 실행시키기 위한 어느레스를 상기 플래시 메모리(230)에 제공하는 어드레스 제어부(290)로 구성한다.

대표도

⊊6

명세서

도면의 간단한 설명

- 도 1은 종래의 실시예를 위한 장치의 불럭도.
- 도 2는 도 1에서 플래시 메모리의 구성을 보인 예시도.
- 도 3은 종래의 실시예를 위한 신호 흐름도.
- 도 4는 본 발명의 실시예를 위한 장치의 블럭도.
- 도 5는 도 4에서 플래시 메모리의 구성을 보인 예시도.
- 도 6은 본 발명의 실시예를 위한 신호 흐름도.
- 도 7은 도 4에서 라세트 로직과 어드레스 제어부를 보인 회로도.
- 도 8은 본 발명의 실시를 위한 동작 타이밍도.
- * 도면의 주요부분에 대한 부호 설명 *

210 : 씨피유(CPU)

220 : 시스템 제어부

230 : 플래시 메모리

240 : 시스템 메모리

250 : 네트워크 인터페이스부

260 : 유저 인터페이스부

270 : VGA 인터페이스부

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 통신 단말 시스템에 관한 것으로 특히, 네트워크를 이용하여 원격지로부터 프로그램을 갱신할 수 있도록 한 프로그램 갱신 방법 및 장치에 관한 것이다.

최근 시스템에서는 룜(ROM)대신 플래시 메모리를 사용하여 프로그램의 갱신을 쉽게 하고 있다.

특히, 네트워크를 통해 최신 버전의 프로그램 코드를 갱신하는 시스템에서는 플래시 메모리를 사용한다.

도1 은 종래 기술의 실시예를 위한 장치의 불력도로서 이에 도시된 바와 같이, 시스템의 동작 제어를 위한 프로그램을 저장하기 위한 플래시 메모리(130)와, 시스템의 동작에 따른 연산 데이터를 저장하기 위한 시스템 메모리(140)와, 시스템의 전체 동작을 제어하는 씨피유(CPU)(110)와, 원격지 서버와 통신하기위한 네트워크 인터페이스부(150)와, 사용자에 의한 키보드 또는 마우스 등의 신호를 입력시키는 유저인터페이스부(160)와, 표시 장치로 비디오 신호를 출력하는 VGA 인터페이스부(170)와, 상기씨피유(110)와 연결되어 상기 플래시 메모리(130), 시스템 메모리(140), 네트워크 인터페이스부(150),유저 인터페이스부(160) 및 VGA 인터페이스부(170)과의 버스를 제공하는 시스템 제어부(120)으로 구성된다.

이와같은 종래 기술에 대한 동작 및 작용 효과를 설명하면 다음과 같다.

통신 단말 시스템은 네트워크 인터페이스부(150)를 통해 최신 버전의 플래시 메모리 데이터가 존재하는 원격지 서버와 연결되며 씨피유(110)는 필요시 플래시 메모리(130)에 저장된 데이터를 최신 버전의 데이 터로 갱신한다.

상기 플래시 메모리(130)의 저장 내용 구성은 도2 의 예시도에 도시된 바와 같이, 원본 시스템 초기화 코드, 원본 마스터 코드 및 사본 마스터 코드가 각각의 영역에 저장된다.

상기 시스템 초기화 코드는 플래시 메모리(130)의 '0'(HEX) 번지로부터 존재하며 파워 온시 씨피유(CPU)(130)의 동작 시작 번지로서 파워가 온되면 상기 씨피유(110)는 서스템 초기화 코드를 실행하여 사스템을 초기화한다.

상기 사본 마스터 코드는 원본 마스터 코드와 똑같은 내용을 복사한 것이다.

《종래 기술에서의 플래시 메모리(120)의 데이터 갱신 과정을 도3 의 신호 효름도를 참조하여 설명하면 다 - 음과 같다.

파워가 온된 후 리세트 신호(RST)가 인액티브되면 씨피유(CPU)(110)는 '0(HEX)'번지를 플래시메모리(130)에 출력하도록 시스템 제어부(120)를 제어하고 그 시스템 제어부(120)가 상기 플래시메모리(130)의 '0(HEX)'번지에 저장된 시스템 초기화 코드를 상기 씨피유(110)에 전송하면 그씨피유(110)가 시스템 초기화 코드를 실행하여 시스템을 초기화한다.

이 후, 씨피유(110)는 플래시 메모리(130)에 저장되어 있는 원본 및 사본 마스터 코드를 시스템 메모리(140)에 로드하도록 시스템 제어부(120)를 제어한다.

이러한 이유는 플래시 메모리(130)의 데이터를 갱신할 때 현재 실행중인 프로그램을 올바르게 동작시키기 위함이다.

이 후, 씨피유(110)는 원본 마스터 코드의 체크섬을 확인하여 이상이 없으면 원본 마스터 코드가 정상이라고 판단하여 시스템 메모리(140)에 저장된 원본 마스터 코드 프로그램을 실행시키고 네트워크 인터페이스부(150)를 통해 서버를 검색하여 원본 마스터 코드의 버전을 판단한다.

이때, 씨피유(110)는 서버로부터의 원본 마스터 코드와 플래시 메모리(130)에 저장되어 있는 원본 마스터 코드를 비교하여 마스터 코드의 갱신 여부를 판단한다.

만일, 마스터 코드를 최신 버전으로 갱신할 필요가 있다면 씨피유(110)는 서버로부터의 마스터 코드로 플래시 메모리(130)의 사본 마스터 코드 영역을 갱신한 후 원본 마스터 코드 영역을 갱신하고 파워를 오 프/온하여 갱신된 마스터 코드로 시스템을 동작시키게 된다.

그리고, 마스터 코드의 갱신 여부를 판단하여 갱신이 필요없는 경우 씨피유(110)는 유저 인터페이스부(160)를 통해 입력되는 키보드 또는 마우스의 신호에 따라 다음 작업을 수행시키며 그 작업 진행 상황을 VGA 인터페이스부(170)를 통해 표시 장치에 표시시키게 된다.

한편, 시스템 초기화후 원본 마스터 코드의 체크섬을 확인하여 원본 마스터 코드가 비정상이라고 판단하면 씨피유(110)는 사본 마스터 코드의 이상 유무를 판단하기 위해 사본 마스터 코드의 체크섬을 확인한다.

이때, 사본 마스터 코드가 정상이면 씨피유(110)는 사본 마스터 코드를 실행시키고 네트워크 인터페이스부(150)를 통해 서버를 검색하여 원본 마스터 코드의 버전을 판단한다.

이 후, 씨피유(110)는 서버로부터의 원본 마스터 코드와 플래시 메모리(130)에 저장되어 있는 사본 마스터 코드를 비교하여 사본 마스터 코드의 갱신 여부를 판단한다.

만일, 마스터 코드를 최신 버전으로 갱신할 필요가 있다면 씨피유(110)는 서버로부터의 마스터 코드로 플래시 메모리(130)의 원본 마스터 코드 영역을 갱신한 후 사본 마스터 코드 영역을 갱신하고 파워를 오 프/온하여 갱신된 마스터 코드로 시스템을 갱신시키게 된다.

그리고, 사본 마스터 코드의 갱신 여부를 판단하여 갱신이 필요없는 경우 씨피유(110)는 서버로부터의

원본 마스터 코드로 플래시 메모리(130)에 저장된 원본 마스터 코드를 갱신하고 파워를 오프/온하여 갱신된 마스터 코드로 시스템을 동작시키게 된다.

여기서, 원본 마스터 코드 영역만을 갱신하는 이유는 사본 마스터 코드를 실행시키기 이전에 원본 마스터 코드가 이미 손상되었다는 것을 의미하기 때문이다.

즉, 네트워크를 통해 시스템 프로그램을 갱신하기 위하여 통신 단말 시스템은 플래시 메모리를 사용하며, 시스템 프로그램을 최신 버전을 갱신하기 위해서는 갱신하려는 기존의 플래시 메모리 영역을 섹터 단위로 지우고 최신 버전으로 라이트한다.

그러나, 갱신 도중에 정전 등의 문제가 발생하면 갱신하려는 영역의 프로그램이 삭제되어 복구되지 않으므로 프로그램의 갱신이 정상적으로 이루어지지 않아 시스템이 동작 불능 상태가 되는 문제점이 있다.

따라서, 종래에는 플래시 메모리(130)에 마스터 코드의 원본외에 마스터 코드의 사본을 구비하고 있다.

만일, 원본 마스터 코드를 갱신하는 도중에 정전등으로 소실되면 씨피유(110)는 사본 마스터 코드로 동작을 실행시키게 되며 이에 의해 원본 마스터 코드를 최신 버전으로 갱신하고 사본 마스터 코드도 최신 버전으로 갱신하게 된다.

발명이 이루고자하는 기술적 과제

그러나, 종래에는 시스템 초기화 코드를 갱신할 때 정전등으로 인해 시스템 초기화 코드가 소실되거나 잘못 갱신되면 시스템을 동작시킬 대책이 없는 문제점이 있다.

그 이유는 시스템 초기화 코드는 플래시 메모리 영역의 '0(HEX)'번지부터 시작되므로 시스템 초기화 코드의 사본을 마련하여도 사본 시스템 초기화 코드는 플래시 메모리 영역에서 '0hex'번지에 위치하지 않고 파워 온시 씨피유는 항상 플래시 메모리의 '0(HEX)'번지를 가르키므로 사본 시스템 초기화 코드가 실행되지 않아 시스템 초기화 코드를 최신 버전 또는 기존 버전으로 갱신할 수 없기 때문이다.

化排放器 人名英格勒克莱人

. -- 발명의 구성 및 작용

본 발명은 상기의 목적을 달성하기 위하여 원본 시스템 초기화 코드를 동작시키고 소정 시간을 계수하는 단계와, 상기에서 소정 시간이 경과되면 원본 시스템 초기화 코드가 동작되지 않은 것으로 판단하여 사용 시스템 초기화 코드를 동작시키는 단계와, 상기에서 원본 또는 사본 시스템 초기화 코드가 실행되면 원본 또는 사본 마스터 코드가 정상인지 판단하는 단계와, 상기에서 마스터 코드가 정상이면 원본 또는 사본 마스터 코드를 실행하고 그 마스터 코드의 갱신 여부를 판단하는 단계와, 상기에서 원본/사본 마스터 코드가 정상이거나 또는 원본/사본 마스터 코드의 갱신을 종료한 경우 사본 시스템 초기화 코드로 동작되었는지 판단하는 단계와, 상기에서 사본 시스템 초기화 코드로 동작되었는지 판단하는 단계와, 상기에서 사본 시스템 초기화 코드로 등 작되었는지 판단하는 단계와, 상기에서 사본 시스템 초기화 코드로 원본 시스템 초기화 코드를 갱신하는 단계와, 상기에서 시스템 초기화 코드의 갱신 과정이 종료되면 시스템 초기화 코드를 새로운 버전으로 갱신할 것인지 판단하는 단계와, 상기에서 시스템 초기화 코드의 갱신으로 판단한 경우 원본/사본 시스템 초기화 코드를 순차적으로 갱신하는 단계를 수행함을 특징으로 한다.

또한, 본 발명은 상기의 목적을 달성하기 위하여 플래시 메모리와 네트워크 인터페이스를 포함하여 원격 지 서보로부터의 데이터를 이용하여 상기 플래시 메모리의 데이터를 갱신하는 장치에 있어서, 원본 시스 템 초기화 코드가 정상적으로 동작하였는지 판단하는 회로와, 상기에서 원본 시스템 초기화 코드가 정상 적으로 동작하지 않은 경우 시스템을 리세트시키는 회로와, 상기에서 원본 시스템 초기화 코드가 정상적 으로 동작하지 않은 경우 사본 시스템 초기화 코드를 동작시키는 회로를 구비하여 마스터 코드는 물론 시스템 초기화를 포함하는 전 플래시 영역을 안전하게 갱신할 수 있도록 구성함을 특징으로 한다.

이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.

도4 는 본 발명의 실시예를 보인 장치의 블록도로서 이에 도시한 바와 같이, 시스템의 동작 제어를 위한 프로그램을 저장하기 위한 플래시 메모리(230)와, 시스템의 동작에 따른 연산 데이터를 저장하기 위한 시스템 메모리(240)와, 시스템의 전체 동작을 제어하는 씨피유(CPU)(210)와, 원격지 서버와 통신하기 위한 네트워크 인터페이스부(250)와, 사용자에 의한 키보드 또는 마우스 등의 신호를 입력시키는 유저 인터페이스부(260)와, 표시 장치로 비디오 신호를 출력하는 VGA 인터페이스부(270)와, 상기 씨피유(210)와 연결되어 상기 플래시 메모리(230), 시스템 메모리(240), 네트워크 인터페이스부(250), 유저 인터페이스부(260) 및 VGA 인터페이스부(270)과의 버스를 제공하는 시스템 제어부(220)으로 구성된 통신 단말 시스템에 있어서, 시스템의 전체 리셋 신호를 제어하는 리세트 로직(280)과, 상기 플래시 메모리(230)의 어드레스 영역을 지정하며 원본 시스템 초기화 코드가 정상적으로 실행되지 않은 경우 사본 시스템 초기화 코드를 실행시키기 위한 어드레스를 상기 플래시 메모리(230)에 제공하는 어드레스 제어부(290)를 더 포함하여 구성한다.

상기 리세트 로직(280)과 어드레스 제어부(290)는 도7 의 회로도에 도시한 바와 같이 구성된다.

즉, 상기 리세트 로직(280)는 리세트 신호(RST)와 어드레스 제어부(290)의 출력 신호(\overline{RCO})를 논리곱하여 리세트 신호(MRST)를 출력하는 앤드 게이트(AN)로 구성한다.

상기 어드레스 제어부(290)는 전원이 온되면 클럭(CLK)을 분주하는 분주기(301)와, 인메이블

단자(EN)가 로우가 되면 상기 분주기(301)의 출력 신호(Q1)를 계수하는 카운터(302)와, 이카운터(302)의 출력 신호(RCO)를 반전하여 리세트 로직(280)에 입력시키는 인버터(303)와, 이

인버터(303)의 출력 신호($rac{RCO}{}$)의 상승 에지에서 하이 신호를 래치하는 디플립플롭(304)와, 플래시 칩

선택 신호(CS)가 로우가 되면 플래시 어드레스(FADDR)와 하드웨어적으로 고정된 원본 마스터 시작 어드레스(MSADDR)를 비교하여 일치하면 하이('1'), 일치하지 않으면 로우('0') 신호를 출력하는 비교기(306)와, 이 비교기(306)의 출력 신호(Q4)의 상승 에지에서 하이 신호를 래치하는 디플립플롭(307)과, 이 디플립플롭(307)의 출력 신호(Q3)와 상기 디플립플롭(304)의 출력 신호(Q2)를 논

리합하여 상기 카운터(302)의 인에이블 단자(\overline{EN})에 출력하는 오아 게이트(305)와, 하위 플래시 어드레

스(LFADDR)와 함께 플래시 메모리(230)에 출력되도록 선택 단자($^{A/B}$)가 하이이면 상위 플래시 어드레 스(MFADDR)를 선택하고 로우이면 하드웨어적으로 고정된 사본 시스템 초기화 코드의 상위

어드레스(SMADDR)를 선택하는 라인 선택기(309)와, 상기 디플립플롭(304)의 출력 신호($\overline{Q^2}$)와 상기 디

플립플롭(307)의 출력 신호(Q3)를 논리합하여 상기 라인 선택기(309)의 단자($^{A/B}$)에 출력하는 오아 게 이트(308)로 구성한다.

이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.

통신 단말 시스템은 네트워크 인터페이스부(250)를 통해 최신 버전의 플래시 메모리 데이터가 존재하는 원격지 서버와 연결되며 씨피유(210)는 필요시 플래시 메모리(230)에 저장된 데이터를 최신 버전의 데이 터로 갱신한다.

상기 플래시 메모리(230)의 저장 내용 구성은 도5 의 예시도에 도시된 바와 같이, 원본 시스템 초기화 코드, 사본 시스템 초기화 코드, 원본 마스터 코드;;및 사본 마스터 코드가 각각의 영역에 저장된다.

상기 원본 시스템 초기화 코드는 플래시 메모리(230)의 '0(HEX)'번지부터 존재하며 파워 온시 씨피유(210)의 동작이 시작되는 번지로서 상기 씨피유(210)는 원본 시스템 초기화 코드를 실행하여 시스 템을 초기화한다.

상기 사본 시스템 초기화 코드는 원본 시스템 초기화 코드와 똑같은 내용을 복사한 것으로, 원본 시스템 초기화 코드의 손상시 시스템의 초기화에 이용한다.

상기 원본 마스터 코드는 네트워크 동작, VGA 동작등 단말기 시스템의 기본 프로그램이다.

상기 사본 마스터 코드는 원본 마스터 코드와 똑같은 내용을 복사한 것이다.

즉, 본 발명에서 플래시 메모리(230)의 영역을 갱신하는 과정을 도6 의 신호 흐름도와 도8 의 타이밍도 를 참조하여 설명하면 다음과 같다.

파워가 온되어 리세트 신호(RST)가 도8 (a)와 같이 로우인 동안 분주기(301), 카운터(302) 및 디플립플롭(304)(307)은 리세트되며 상기 로우인 리세트 신호(RST)에 의해 리세트 로직(280)은 앤드 게이트(AN)의 출력 신호(MRST)가 도8 (b)와 같이 로우로 되어 시스템이 리세트 상태를 유지한다.

이 후, 리세트 신호(RST)가 도8 (a)와 같이 하이로 인액티브되면 어드레스 제어부(290)는 카운터(302)의로우 출력(RCO)을 반전하는 인버터(303)의 출력이 하이 상태이므로 리세트 로직(280)에 구비된 앤드 게이트(AN)의 출력(MRST)도 도8 (b)와 같이 하이로 인액티브된다.

이때, 어드레스 제어부(290)는 분주기(301)가 발진기(도면 미도시)에서의 클럭(CLK)을 분주하며 디폴립 플롭(304)(307)의 로우 신호(Q2)(Q3)를 오아 게이트(305)를 통해 인에이불 단자(\overline{EN})에 인가받은 카운 터(302)가 도8 (c)와 같은 상기 분주기(301)의 출력 클럭을 계수하게 된다.

동시에 디플립플롭(304)의 하이 신호($\frac{Q^2}{Q^2}$)를 오아 게이트(308)를 통해 선택 단자($\frac{A/B}{B}$)에 인가받은 라인 선택기(309)는 시스템 제어부(220)을 통해 입력되는 씨피유(210)에서의 상위 플래시 어드레스(FADDR = '0'HEX)를 플래시 메모리(230)에 인가하게 된다.

이에 따라, 플래시 메모리(230)의 '0'(HEX)번지에 저장되어 있는 원본 시스템 초기화 코드가 실행되며 씨피유(210)는 시스템을 초기화하게 된다.

이 후, 시스템의 초기화가 완료되어 원본 시스템 초기화 코드가 성공적으로 실행되면 씨피유(210)는 플래시 메모리(230)에 저장된 원본 마스터 코드를 실행시키기 위해 시스템 제어부(220)를 제어하여 원본마스터 코드 영역의 어드레스(MFADDR)를 어드레스 제어부(290)에 출력하게 된다.

이때, 원본 마스터 코드 영역의 어드레스(MFADDR)와 하드웨어적으로 고정된 원본 마스터 코드의 시작 어드레스(MSADDR)가 일치하므로 비교기(306)의 출력이 하이가 되어 디플립플롭(306)이 하이 입력 신호를 래치하여 하이 신호(03)를 출력하게 된다.

이에 따라, 오아 게이트(305)의 출력이 하이가 되어 카운터(302)의 동작이 정지됨에 의해 인버터(303)의 출력(\overline{RCO})은 하이 상태를 유지하며 오아 게이트(308)의 출력도 하이 상태를 유지하게 된다.

따라서, 오아 게이트(308)의 출력이 하이가 되어 라인 선택기(309)는 씨피유(210)에 의해 시스템 제어부(220)으로부터 입력되는 상위 플래시 어드레스(MFADDR)를 선택하여 플래시 메모리(230)에 출력하 게 된다.

만일, 원본 시스템 초기화 코드가 손상되어 카운터(302)가 소정 시간(T1)을 계수할 때까지 시스템의 초 기화기 이루어지지 않으면 상기 카운터(302)가 도8 (d)와 같이 소정 시간동안 하이 신호(RCO)를 출력하

여 인버터(303)의 출력(\overline{RCO})이 도8 (e)와 같이 소정 시간동안 로우가 되므로 앤드 게이트(AN)의 출력 신호(MRST)가 도8 (b)와 같이 로우가 되어 시스템이 다시 리세트된다.

이때, 인터버(303)의 출력(\overline{RCO})이 도8 (e)와 같이 하이에서 로우로 천이되면 디플립플롭(304)은 비반전 단자($\overline{Q2}$)를 하이 상태로 유지한다.

동시에 시스템의 초기화가 이루어지지 않아 원본 마스터 코드 영역의 어드레스로 정프하지 못하므로 비교기(306)의 출력 신호(Q4)가 도8 (h)와 같이 로우 상태를 유지하여 디플립플롭(307)의 출력 신호(Q3)도도8 (i)와 같이 로우 상태를 유지하게 된다.

이 후, 소정 시간이 경과되어 카운터(302)의 출력(\overline{RCO})이 로우가 되면 인버터(303)의 출력(\overline{RCO})이 도8 (e)와 같이 하이가 되고 앤드 게이트(AN)의 출력(MRST)도 도8 (b)와 같이 다시 하이가 된다.

이때, 인버터(303)의 출력(\overline{RCO})이 로우에서 하이로 천이되므로 디플립플롭(304)은 하이 신호를 래치하여 비반전 단자(Q2)를 하이 상태로, 반전 단자($\overline{Q^2}$)를 도8 (g)와 같이 로우 상태로 천이시키게 된다.

이에 따라, 도8 (f)와 같은 디플립플롭(304)의 하이 출력 신호(02)를 오아 게이트(305)를 통해 인에이블 단자($\frac{EN}{EN}$)에 인가받은 카운터(302)는 동작하지 않으며 상기 디플립플롭(304)의 로우 신호($\frac{Q^2}{Q^2}$)와 디플립플롭(307)의 로우 신호(03)를 입력받은 오아 게이트(308)의 출력이 도8 (j)와 같이 소정 시간(T2)동안로우로 되어 라인 선택기(309)는 하드웨어적으로 고정된 사본 시스템 초기화 코드 영역의 어드레스(SMADDR)를 풀래시 메모리(230)에 출력하게 된다.

따라서, 라인 선택기(309)의 출력(CFADDR)이 하드웨어적으로 고정된 사본 시스템 초기화 영역의 어드레 스(SMADDR)이므로 씨피유(210)는 플래시 메모리(230)에 저장되어 있는 사본 시스템 초기화 코드를 실행 하여 소정 시간(T2)동안 시스템의 초기화물 수행하게 된다.

이 후, 사본 시스템 초기화 코드의 실행으로 시스템의 초기화가 완료되면 씨피유(210)는 시스템 제어부(220)를 제어하여 원본 마스터 코드 영역의 어드레스(FADDR)를 어드레스 제어부(290)에 입력시키 게 된다.

이때, 원본 마스터 코드 영역의 어드레스(MFADDR)와 하드웨어적으로 고정된 원본 마스터 코드의 시작 어드레스(MSADDR)가 일치하므로 비교기(306)의 출력이 하이가 되어 디플립플롭(306)이 하이 입력 신호를 대치하여 하이 신호(Q3)를 출력하게 된다.

이에 따라, 오아 게이트(308)의 출력이 하이가 되어 라인 선택기(309)는 씨피유(210)에 의해 시스템 제어부(220)으로부터 입력되는 상위 풀래시 어드레스(MFADDR)를 선택하여 플래시 메모리(230)에 출력하게된다.

즉, 본 발명은 도8 (k)에 도시한 바와 같이 원본 시스템 초기화 코드를 실행하기 위한 상위 플래시 어드레스를 플래시 메모리(230)에 입력시키고 만일, 원본 시스템 초기화 코드가 손상된 경우 사본 시스템 초기화 코드를 실행시기 위한 하드웨어적으로 고정된 상위 어드레스를 상기 플래시 메모리(230)에 입력시켜 시스템을 초기화하게 된다.

한편, 상기에서 비교기(306)에 입력되는 플래시 어드레스(FADDR)은 시스템의 초기화가 성공적으로 완료된 시점에서만 하드웨어적으로 고정된 원본 마스터 코드 영역의 어드레스(MSADDR)와 일치하고 그 이 후부터는 일치하지 않으므로 디플립플롭(307)은 하이 출력(Q3) 상태를 유지하게 된다.

따라서, 라인 선택기(309)는 상위 플래시 어드레스(MFADDR)를 선택하여 출력하도록 고정되며 그 상위 플래시 어드레스(MFADDR)는 하위 플래시 어드레스(LFADDR)와 함께 플래시 메모리(230)로 입력되어진다.

여기서, 상위 플래시 어드레스(MFADDR)는 각 코드 영역을 구분하기 위해 필요한 어드레스이며 하위 플래시 어드레스(LFADDR)는 각 코드 영역에 공통으로 적용되는 어드레스이다.

그리고, 상기와 같은 과정으로 시스템의 초기화가 종료되면 원본/사본 마스터 코드의 갱신을 위한 동작을 수행하게 되며 이를 설명하면 다음과 같다.

먼저, 시스템의 초기화가 종료되면 씨피유(210)는 플래시 메모리(230)에 저장되어 있는 원본 및 사본 마스터 코드를 시스템 메모리(240)에 로드하도록 시스템 제어부(220)를 제어한다.

이 후, 씨피유(210)는 원본 마스터 코드의 체크섬을 확인하여 이상이 없으면 원본 마스터 코드가 정상이라고 판단하여 시스템 메모리(240)에 저장된 원본 마스터 코드 프로그램을 실행시키고 네트워크 인터페이스부(250)를 통해 서버를 검색하여 원본 마스터 코드의 버전을 판단한다.

이때, 씨피유(210)는 서버로부터의 원본 마스터 코드와 플래시 메모리(230)에 저장되어 있는 원본 마스터 코드를 비교하여 마스터 코드의 갱신 여부를 판단한다.

만일, 마스터 코드를 최신 버전으로 갱신할 필요가 있다면 씨피유(210)는 서버로부터의 마스터 코드로 플래시 메모리(230)의 사본 마스터 코드 영역을 갱신한 후 원본 마스터 코드 영역을 갱신하고 파워를 오 프/온하여 갱신된 마스터 코드로 시스템을 동작시키게 된다.

그리고, 마스터 코드의 갱신 여부를 판단하여 갱신이 필요없는 경우 씨피유(210)는 유저 인터페이스부(260)를 통해 입력되는 키보드 또는 마우스의 신호에 따라 다음 작업을 수행시키며 그 작업 진행 상황을 VGA 인터페이스부(270)를 통해 표시 장치에 표시시키게 된다.

한편, 시스템 초기화후 원본 마스터 코드의 체크성을 확인하여 원본 마스터 코드가 비정상이라고 판단하면 씨피유(210)는 사본 마스터 코드의 이상 유무를 판단하기 위해 사본 마스터 코드의 체크성을 확인한다

이때, 사본 마스터 코드가 정상이면 씨피유(210)는 사본 마스터 코드를 실행시키고 네트워크 인터페이스부(250)를 통해 서버를 검색하여 원본 마스터 코드의 버전을 판단한다.

이에 따라, 씨피유(210)는 서버로부터의 원본 마스터 코드와 플래시 메모리(230)에 저장되어 있는 사본마스터 코드를 비교하여 사본 마스터 코드의 갱신 여부를 판단한다.

만일, 마스터 코드를 최신 버전으로 갱신할 필요가 있다면 씨피유(210)는 서버로부터의 마스터 코드로 플래시 메모리(230)의 원본 마스터 코드 영역을 갱신한 후 사본 마스터 코드 영역을 갱신하고 파워를 오 프/온하여 갱신된 마스터 코드로 시스템을 갱신시키게 된다.

그리고, 사본 마스터 코드의 갱신 여부를 판단하여 갱신이 필요없는 경우 즉. 사본 마스터 코드를 실행 시키기 이전에 원본 마스터 코드가 이미 손상된 경우 씨피유(210)는 서버로부터의 원본 마스터 코드로 플래시 메모리(230)에 저장된 원본 마스터 코드를 갱신하고 파워를 오프/온하여 갱신된 마스터 코드로 시스템을 동작시키게 된다.

만일, 원본 마스터 코드를 갱신하는 도중에 정전등으로 소실되면 씨피유(210)는 사본 마스터 코드로 동작을 실행시키게 되며 이에 의해 원본 마스터 코드를 최신 버전으로 갱신하고 사본 마스터 코드도 최신 버전으로 갱신하게 된다.

한편, 마스터 코드를 갱신하기 위한 과정이 종료되면 씨피유(210)는 사본 시스템 초기화 코드기 동작되었는지 판단하게 된다.

이때, 상기에서 사본 시스템 초기화 코드가 동작되었다면 플래시 메모리(230)에 저장되어 있는 원본 시 스템 초기화 코드와 출상된 것이므로 씨피유(210)는 사본 시스템 초기화 코드로 원본 시스템 초기화 코 드를 갱신한다.

따라서, 원본 시스템 초기회 코드가 정상적으로 동작되었거나 또는 사본 시스템 초기회 코드로 동작되어 원본 시스템 초기회 코드를 갱신한 경우 씨피유(210)는 서버로부터의 시스템 초기회 코드의 버젼과 상기 플래시 메모리(230)에 저장되어 있는 원본/사본 시스템 초기회 코드의 버젼를 비교하여 갱신할 것인지를 판단하게 된다.

이에 따라, 시스템 초기화 코드의 갱신이 필요없는 경우 씨피유(210)는 다른 작업을 수행시키게 된다.

만일, 시스템 초기화 코드의 갱신이 필요한 경우 씨피유(210)는 서버로부터의 시스템 초기화 코드로 플래시 메모리(230)에 저장되어 있는 원본 사스템 초기화 코드를 갱신한 후 사본 시스템 초기화 코드를 갱신하고 파워 오프/온를 수행시켜 갱신된 시스템 초기화 코드를 실행한 후 갱신된 마스터 코드를 실행하여 시스템을 동작시키게 된다.

즉, 본 발명은 네트워크를 통해 시스템 프로그램을 새로운 버전으로 갱신하는 경우 플래시 메모리의 기존 영역을 섹터 단위로 지우고 최신 버전으로 라이트하므로 갱신 도중에 정전 등으로 인하여 갱신하려는 영역의 원본 시스템 초기화 코드가 삭제되어도 사본 시스템 초기화 코드를 구비하고 있으므로 시스템의 동작 불능 상태를 방지할 수 있다.

발명의 효과

상기에서 상세히 설명한 바와 같이 본 발명은 프로그램 코드의 업데이트가 가능한 플래시 메모리를 채용한 시스템에 있어서, 시스템 초기화 코드의 사본을 추가하고 리셋 로직과 플래시 메모리 어드레스 콘트를 로직을 하드웨어적으로 제어할 수 있게 하므로서 원격지 서버를 통해 시스템 초기화 코드를 포함한전 시스템 소프트웨어를 안전하게 최신 버전으로 업데이트하기 위한 효과가 있다.

또한, 본 발명은 통신 매체를 이용하는 모든 단말기 시스템에 적용하여 원격지로부터 단말기의 시스템 코드를 안전하게 업데이트할 수 있는 효과가 있다.

(57) 청구의 범위

청구항 1

원본 시스템 초기화 코드가 실행되었는지 판단하는 제1 단계와, 상기에서 소정 시간이 경과하는 동안 원본 시스템 초기화 코드가 정상적으로 실행되지 않았으면 사본 시스템 초기화 코드를 실행하는 제2 단계와, 상기에서 원본 또는 사본 시스템 초기화 코드가 실행된 후 원본 또는 사본 마스터 코드의 정상이면 서버로부터의 마스터 코드의 버전과 비교하여 갱신 여부를 판단하는 제3 단계와, 상기에서 마스터 코드의 갱신으로 판단하면 서버로부터의 마스터 코드로 갱신하는 제4 단계와, 상기에서 마스터 코드의 갱신과정이 종료되면 상기에서 시스템 초기화 코드의 갱신 여부를 판단하는 제5 단계와, 상기에서 시스템 초기화 코드의 갱신 여부를 판단하는 제5 단계와, 상기에서 시스템 초기화 코드의 갱신으로 판단하면 서버로부터의 시스템 초기화 코드로 원본/사본 시스템 초기화 코드를 순차적으로 갱신하는 제6 단계를 수행함을 특징으로 하는 프로그램 갱신 방법.

청구항 2

1. 1. 1

제1항에 있어서, 시스템 초기화 코드의 갱신 여부를 판단하는 제5 단계는 마스터 코드의 갱신 과정이 종료되면 초기에 사본 시스템 초기화 코드가 실행되었는지 판단하는 제1 과정과, 상기에서 사본 시스템 초기화 코드가 실행되었으면 사본 시스템 초기화 코드로 원본 시스템 초기화 코드를 갱신하고 서버로부터의 시스템 초기화 코드의 버전과 비교하여 갱신 여부를 판단하는 제2 과정과, 상기에서 초기에 원본 시스템 초기화 코드가 실행되었으면 바로 서버로부터의 시스템 초기화 코드의 버전과 비교하여 갱신 여부를 판단하는 제3 과정을 수행함을 특징으로 하는 프로그램 갱신 방법.

청구항 3


플래시 메모리와 네트워크 인터페이스를 포함하여 원격지 서버로부터의 데이터를 이용하여 상기 플래시 메모리의 데이터를 갱신하는 통신 단말 시스템에 있어서, 원본 시스템 초기화 코드를 실행시키고 만일 원본 시스템 초기화 코드가 정상적으로 동작하지 않은 상태에서 일정 시간이 경과되면 사본 시스템 초기화 코드를 동작시키는 제1 수단과, 상기 플래시 메모리에 저장되어 있는 원본 시스템 초기화 코드가 정상적으로 동작하지 않은 경우 시스템을 일정 시간동안 리세트시키는 제3 수단과, 상기 제1 수단에 의해 시스템 초기화 코드가 정상적으로 동작하지 않은 경우 시스템을 일정 시간동안 리세트시키는 제3 수단과, 상기 제1 수단에 의해 시스템 초기화 코드가 실행되면 원본/사본 마스터 코드를 실행한 후 그 마스터 코드의 갱신 여부를 판단하여 마스터 코드의 갱신으로 판단한 경우 상기 서버로부터의 마스터 코드로 상기 플래시 메모리의 원본/사본 마스터 코드 영역을 순차적으로 갱신하고 마스터 코드의 갱신 과정이 종료되면 시스템 초기화 코드의 갱신 여부를 판단하여 시스템 초기화 코드의 갱신으로 판단한 경우 상기 서버로부터의 시스템 초기화 코드로 상기 플래시 메모리의 시스템 초기화 코드로 상기 플래시 메모리의 시스템 초기화 코드로 상기 플래 갱신 장치.

청구항 4

제3항에 있어서, 제1 수단은 사본 시스템 초기화 코드 영역 어드레스를 하드웨어적으로 고정하여 출력하도록 구성함을 톡징으로 하는 프로그램 갱신 장치.

토현

도면!



도면2

OH

시스팅 초기와 인본
(인본)


Reserved

이스터 코드
(인본)

Reserved


아스터 코드
(사본)

Reserved




도면4


.9 Y.,




도면5




도면6



도면7



도면8



KLH

(19)大韓民国特許庁(KR) (12)公開特許公報(A)

(51) Int. Cl. 6(11)公開番号 特 2000-0040430H04L 12/16(43)公開日付 2000年 07月 05日(21)出願番号10-1998-0056063(22)出願日付1998年 12月 18日(71)出願人LG電子株式会社 グ・ジャホン

(72) 発明者 ナム・チャヒ

審査請求:有り

(54)プログラム更新方法及び装置

要約 (Abstract in Japanese Translation

本発明は、プログラム更新方法及び装置に関し、特に、写本ジステム初期化コードの領域を固定的に指定できるようにする回路を備え、プログラムの更新時の停電などによるシステムの誤動作及び動作不能状態を除去できるようにすることにより、マスタコードはもとよりシステム初期化コードも遠隔地から安全に最新バージョンに更新できるようにすることに目的がある。こうした目的の本発明は、システムの動作制御のためのプログラムを格納するためのフラッシュメモリ(230)と、システムの動作による演算データを格納するためのシステムメモリ(240)と、システムの全体動作を制御する CPU(210)と、遠隔地サーバーと通信するためのネットワークインタフェース部(250)と、上記 CPU(210)と上記フラッシュメモリ(230)、システムメモリ(240)及びネットワークインタフェース部(250)間のバスを提供するシステム制御部(220)と、システムのリセット信号を提供し、原本システム初期化コードが正常に動作しなかった場合、システムをリセットさせるリセットロジック(280)と、上記フラッシュメモリ(230)のアドレス領域を指定し、原本システム初期化コードが正常に実行されたか否かを判断し、実行されなかった場合、写本システム初期化コードを実行させるためのアドレスを上記フラッシュメモリ(230)に提供するアドレス制御部(290)とで構成する。

代表図

図 6

明細書

図面の簡単な説明

- 図1は、従来の実施例のための装置のブロック図である。
- 図2は、図1でフラッシュメモリの構成を示す例示図である。
- 図3は、従来の実施例のための信号フローチャートである。
- 図4は、本発明の実施例のための装置のブロック図である。
- 図5は、図4でフラッシュメモリの構成を示す例示図である。
- 図6は、本発明の実施例のための信号フローチャートである。
- 図7は、図4でリセットロジックとアドレス制御部とを示す回路図である。
- 図8は、本発明の実施のための動作タイミング図である。

図面の主要部分に対する符号説明

210: CPU 220: システム制御部

230: フラッシュメモリ 240: システムメモリ

250:ネットワークインタフェース部

260: ユーザーインタフェース部

270: VGA インタフェース部

(57) 請求の範囲

請求項1.

原本システム初期化コードが実行されたか否かを判断する第 1 段階と、上記で所定の時間が経過する間に、原本システム初期化コードが正常に実行されなければ写本システム初期化コードを実行する第 2 段階と、上記で原本または写本システム初期化コードが実行された後、原本または写本マスタコードが正常であれば、サーバーからのマスタコードのバージョンと比較して更新如何を判断する第 3 段階と、上記でマスタコードの更新であると判断すれば、サーバーからのマスタコードに更新する第 4 段階と、上記でマスタコードの更新過程が終了すれば、上記でシステム初期化コードの更新如何を判断する第 5 段階と、上記でシステム初期化コードの更新であると判断すれば、サーバーからのシステム初期化コードに原本/写本システム初期化コードを順次更新する第 6 段階とを行うことを特徴とするプログラム更新方法。

請求項 2.

第1項において、システム初期化コードの更新如何を判断する第5段階は、マスタコードの更新過程が終了すれば、初期に写本システム初期化コードが実行されたか否かを判断する第1過程と、上記における写本システム初期化コードが実行されれば、写本システム初期化コードに原本システム初期化コードを更新し、サーバーからのシステム初期化コードのバージョンと比較して更新如何を判断する第2過程と、上記で初期に原本システム初期化コードが実行されれば、直ちにサーバーからのシステム初期化コードのバージョンと比較して更新如何を判断する第3過程とを行うことを特徴とするプログラム更新方法。

請求項 3.

フラッシュメモリとネットワークインタフェースとを含み、遠隔地サーバーから のデータを用いて上記フラッシュメモリのデータを更新する通信端末システムにおい て、

原本システム初期化コードを実行させ、もし原本システム初期化コードが正常に動作しない状態で一定の時間が経過すれば、写本システム初期化コードを動作させる第1手段と、上記フラッシュメモリに格納されている原本システム初期化コードが正常に動作したか否かを判断する第2手段と、上記で原本システム初期化コードが正常に動作しなかった場合、システムを一定時間の間リセットさせる第3手段と、上記第1手段によりシステム初期化コードが実行されれば、原本/写本マスタコードを実行した後、そのマスタコードの更新如何を判断し、マスタコードの更新であると判断した場合、上記サーバーからのマスタコードに上記フラッシュメモリの原本/写本マスタコードの更新如何を判断し、マスタコードの更新過程が終了すれば、システム初期化コードの更新如何を判断し、システム初期化コードの更新であると判断した場合、上記サーバーからのシステム初期化コードに上記フラッシュメモリのシステム初期化コード領域を更新する制御手段とを備えて構成することを特徴とするプログラム更新装置。

請求項 4.

第3項において、第1手段は、写本システム初期化コード領域アドレスをハード ウェアー的に固定して出力するように構成することを特徴とするプログラム更新装置。